1/1 PLUSPAT - (C) QUESTEL-ORBIT- image

PN - JP8182332 A 19960712 [JP08182332]

PN2 - JP3400160 B2 20030428 [JP3400160]

TI · (A) SWITCHING POWER SOURCE

PA - (A) SHINDENGEN ELECTRIC MFG

PAO - (A) SHINDENGEN ELECTRIC MFG CO LTD

IN · (A) KOBAYASHI YOSHINORI; SEKINE YUTAKA; WATANABE HARUO

AP - JP33539394 19941222 [\*\*\*1994JP-0335393\*\*\*]

PR - JP33539394 19941222 [1994JP-0335393]

STG · (A) Doc. Laid open to publ. Inspec.

STG2- (B2) Grant. Pat. With A from 2500000 on

- AB PURPOSE: To use a small on resistance element for a switching power source by connecting the primary winding of a transformer between the connecting point of first and second switching elements and the connecting point of third and fourth switching elements, connecting the secondary winding of the transformer to a rectifying and smoothing circuit, and providing a control circuit for controlling first to fourth switches which control the output of the switching power source to a prescribed voltage.
  - CONSTITUTION: The numbers of turns of the primary winding 41, first secondary winding 42, second secondary winding 44, and control winding 45 of a transformer 40 are respectively set at N1, N2-1, N2-2, and N4 and the potentials at points (a) and (b) in the transformer 40 are respectively adjusted to Va and Vb. In case the numbers of turns of the first and control windings 41 and 45 are set to N1=N4, the voltage Vb of a smoothing capacitor 30 is applied across the primary winding 41 of the transformer 40 when switching elements 51 and 54 are turned on and switching elements 52 and 53 are turned off by means of a control circuit. Although a voltage which becomes VbXN4/N1 is generated across the control winding 45 of the transformer 40, the voltage becomes equal to Vb, because N1=N4. Therefore, switching elements having lower withstand voltages and smaller on resistances can be used.
  - COPYRIGHT: (C)1996,JPO

# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平8-182332

(43)公開日 平成8年(1996)7月12日

(51) Int.Cl. <sup>6</sup> H 0 2 M	7/217	設別記号	庁内整理番号 9472-5H	FI	技術表示箇所
	3/335	E			
	3/337	D	•		

## 審査請求 未請求 請求項の数11 FD (全 20 頁)


(21)出願番号	<b>特願平6-335393</b>	(71)出顧人	
(22)出顧日	· 平成6年(1994)12月22日	(72)発明者	新電元工業株式会社 東京都千代田区大手町2丁目2番1号 渡辺 晴夫 埼玉県飯能市南町10番13号 新電元工業株
		(72)発明者	埼玉県飯能市南町10番13号 新電元工業株
		(72)発明者	式会社工場内 関根 豊 埼玉県飯能市南町10番13号 新電元工業株 式会社工場内
		(74)代理人	

# (54) 【発明の名称】 スイッチング電源

#### (57) 【要約】

【目的】交流を入力とするスイッチング電源に関し、力率を高めると共に、スイッチ素子に印加される電圧を低くし、高効率のスイッチング電源を提供する。

【構成】交流電源に接続された全波整流器 2 0 と、全波整流器 2 0 の出力に接続された平滑コンデンサ 3 0 と、平滑コンデンサ 3 0 の両端間に接続された 2 組の 2 個直列のスイッチ素子 5 1~5 4 と、このスイッチ素子のそれぞれに並列に接続されたダイオード 5 5~5 8 と、前記 2 組のスイッチ素子の各組のそれぞれの接続点との間に 1 次巻線 4 1 が接続されたトランス 4 0 と、トランス 4 0 の 2 次巻線 4 2 に接続された整流平滑回路 6 0 と、整流平滑回路 6 0 の出力電圧が所定の電圧になるように前記各スイッチ素子を制御する制御回路 8 0 と、全波整流器 2 0 と平滑コンデンサ 3 0 との間に接続されたインダクタ 3 1 とトランス 4 0 の制御巻線 4 5 との直列回路とを備えている。



# 【特許請求の範囲】

【請求項1】 交流電源に接続された全波整流器と、 該全波整流器の出力端子間に接続された平滑コンデンサ と、

該平滑コンデンサの端子間に接続された第1のスイッチ素子と第2のスイッチ素子との直列回路および第3のスイッチ素子と第4のスイッチ素子との直列回路と、

前記第1のスイッチ素子,第2のスイッチ素子,第3のスイッチ素子および第4のスイッチ素子にそれぞれ並列に接続されたダイオードと、

前記第1のスイッチ素子と第2のスイッチ素子の接続点 と前記第3のスイッチ素子と第4のスイッチ素子の接続 点との間に1次巻線が接続されたトランスと、

該トランスの2次巻線に接続されると共にその出力側に 負荷が接続される整流平滑回路と、

該整流平滑回路の出力電圧を検出して当該出力電圧が所 定の電圧になるように前記第1乃至第4のスイッチ素子 を制御する制御回路と、

前記全波整流器と前記平滑コンデンサとの間に接続されたインダクタと前記トランスの制御巻線との直列回路と を備えたスイッチング電源。

【請求項2】 前記トランスの制御巻線に直列に接続されたコンデンサと、該制御巻線とコンデンサとの直列回路に並列に接続されたダイオードとを備えた請求項1記載のスイッチング電源。

【請求項3】 前記第1乃至第4のスイッチ素子にそれ ぞれ並列に接続されたコンデンサを備えた請求項1または2記載のスイッチング電源。

【請求項4】 交流電源に接続された全波整流器と、 該全波整流器の出力端子間に接続された第1の平滑コン デンサと第2の平滑コンデンサとの直列回路と、

該第1の平滑コンデンサと第2の平滑コンデンサとの直列回路に並列に接続された第1のスイッチ素子と第2のスイッチ素子との直列回路と、

前記第1のスイッチ素子および第2のスイッチ素子にそれぞれ並列に接続されたダイオードと、

前記第1の平滑コンデンサと第2の平滑コンデンサとの接続点と前記第1のスイッチ素子と第2のスイッチ素子との接続点との間に1次巻線が接続されたトランスと、該トランスの2次巻線に接続されると共にその出力側に負荷が接続される整流平滑回路と、

該整流平滑回路の出力電圧を検出して当該出力電圧が所 定の電圧になるように前記第1および第2のスイッチ素 子を制御する制御回路と、

前記全波整流器と前記平滑コンデンサとの間に接続されたインダクタと前記トランスの制御巻線との直列回路と を備えたスイッチング電源。

【請求項5】 交流電源に接続された全波整流器と、 該全波整流器の出力端子間に接続された平滑コンデンサ と、 該平滑コンデンサの端子間に接続された第1のスイッチ素子と第2のスイッチ素子との直列回路と、

該第1のスイッチ素子および第2のスイッチ素子にそれ ぞれ並列に接続されたダイオードと、

- 05 前記第1のスイッチ素子と第2のスイッチ素子との接続点と前記平滑コンデンサの一方の端子との間に接続されたトランスの1次巻線とコンデンサとの直列回路と、該トランスの2次巻線に接続されると共にその出力側に
  - 該トランスの2次巻線に接続されると共にその出力側に 負荷が接続される整流平滑回路と、
- 10 該整流平滑回路の出力電圧を検出して当該出力電圧が所定の電圧になるように前記第1および第2のスイッチ素子を制御する制御回路と、

前記全波整流器と前記平滑コンデンサとの間に接続されたインダクタと前記トランスの制御巻線との直列回路と15 を備えたスイッチング電源。

【請求項6】 交流電源に接続された全波整流器と、 該全波整流器の出力端子間に接続された平滑コンデンサ と、

該平滑コンデンサの端子間に接続されたトランスの第1 20 の1次巻線と第1のスイッチ素子との直列回路および前 記トランスの第2の1次巻線と第2のスイッチ素子との 直列回路と、

前記第1のスイッチ素子および第2のスイッチ素子にそれぞれ並列に接続されたダイオードと、

25 前記トランスの2次巻線に接続されると共にその出力側に負荷が接続される整流平滑回路と、

該整流平滑回路の出力電圧を検出して当該出力電圧が所 定の電圧になるように前記第1および第2のスイッチ素 子を制御する制御回路と、

30 前記全波整流器と前記平滑コンデンサとの間に接続されたインダクタと前記トランスの制御巻線との直列回路と を備えたスイッチング電源。

【請求項7】 前記トランスの制御巻線に直列に接続されたコンデンサと、該制御巻線とコンデンサとの直列回路に並列に接続されたダイオードとを備えた請求項4、

35 路に並列に接続されたダイオードとを備え7 5 または6 記載のスイッチング電源。

【請求項8】 前記第1のスイッチ素子および第2のスイッチ素子にそれぞれ並列に接続されたコンデンサを備えた請求項4,5,6または7記載のスイッチング電

40 源。

【請求項9】 交流電源に接続された全波整流器と、 該全波整流器の出力端子間に接続された第1の平滑コン デンサと第2の平滑コンデンサとの直列回路と、

該第1の平滑コンデンサと第2の平滑コンデンサとの直 45 列回路に並列に接続された第1のスイッチ素子と第2の スイッチ素子との直列回路と、

前記第1のスイッチ素子および第2のスイッチ素子にそれぞれ並列に接続されたダイオードと、

前記第1のスイッチ素子と第2のスイッチ素子との接続 50 点と前記平滑コンデンサの一方の端子との間に接続され たトランスの1次巻線とコンデンサとの直列回路と、 該トランスの2次巻線に接続されると共にその出力側に 負荷が接続される整流平滑回路と、

該整流平滑回路の出力電圧を検出して当該出力電圧が所 定の電圧になるように前記第1および第2のスイッチ素 子を制御する制御回路と、

前記全波整流器の一方の出力端子と前記第1の平滑コンデンサと第2の平滑コンデンサとの直列回路の一方の端子間に接続された第1のインダクタと前記トランスの第1の制御巻線との直列回路と、

前記全波整流器の他方の出力端子と前記第1の平滑コンデンサと第2の平滑コンデンサとの直列回路の他方の端 子間に接続された第2のインダクタと前記トランスの第 2の制御巻線との直列回路と、

前記交流電源の一方の端子と前記第1の平滑コンデンサ と第2の平滑コンデンサとの接続点との間に接続された スイッチとを備えたスイッチング電源。

【請求項10】前記トランスの第1の制御巻線および第2の制御巻線にそれぞれ直列に接続されたコンデンサと、該第1の制御巻線とコンデンサとの直列回路および該第2の制御巻線とコンデンサとの直列回路にそれぞれ並列に接続されたダイオードとを備えた請求項9記載のスイッチング電源。

【請求項11】前記第1のスイッチ素子および第2のスイッチ素子にそれぞれ並列に接続されたコンデンサを備えた請求項9または10記載のスイッチング電源。

## 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、交流を入力とするスイッチング式直流安定化電源装置に関するものである。 【0002】

【従来の技術】図23は従来の交流入力のスイッチング 電源の第1の構成を示す。この従来の交流入力のスイッ チング電源の構成は、商用交流電源10、ダイオード2 1, 22, 23, 24から構成された全波整流器20、 平滑コンデンサ30、1次巻線41と2次巻線42とを 有するトランス40、スイッチ素子50、整流平滑回路 60、負荷70、制御回路80よりなる。この従来の交 流入力のスイッチング電源の第1の構成の動作は、商用 交流電源10の入力を全波整流器20で整流し、平滑コ ンデンサ30でリプルの少ない直流に平滑した後、スイ ッチ素子50を入力商用交流周波数より高い周波数でオ ン, オフすることによって、トランス40の1次巻線4 1に交流電圧が与えられ、その出力は、トランス40の 2次巻線42から整流平滑回路60に与えられて整流平 滑し、直流の出力電圧として負荷70に与える。ここ で、制御回路80は、整流平滑回路60の出力電圧を検 出して、それが所定の電圧となるように、スイッチ素子 50をオン、オフする。以上のように、本構成は、商用 交流電源1.0の入力を安定な直流電圧に変換し、出力す

る機能を持っている。図24に図23に示した従来の交 流入力のスイッチング電源の動作波形を示す。同図 (a)のV<sub>in</sub>(1)は商用交流電源1の電圧に対する全 波整流器20の出力電圧を示し、同図(b)のI in(1)は商用交流電源1からの入力電流の波形を示 05 す。同図からわかるように、この従来例では、入力電流 がサージ状になり、力率が極めて低いという問題があ る。そこで、本願発明者等は、図25に示すスイッチン グ電源を発明し、特願平5-177379号(以下先願 10 発明という)として特許出願している回路である。この 図25の先願発明のスイッチング電源の回路は、全波整 流器20と平滑コンデンサ30との間に、インダクタ3 1とトランス40の制御巻線45との直列回路を設けた もので、図26に示した入力電圧と電流の波形図から明 15 らかなように、力率の高いスイッチング電源となってい る。

[0003]

【発明が解決しようとする課題】しかしながら、図23 の従来の交流入力のスイッチング電源や、図25の先願 20 発明の回路では、スイッチ素子50がオフの期間に、その端子間には、平滑コンデンサ30の電圧の約2倍の電圧が印加され、スイッチ素子として高耐圧のものを使わなければならず、そのために、スイッチ素子のオン抵抗が大きくなり、スイッチ素子の導通損が増えてスイッチング電源としての効率を高くすることが難しいという問題がある。本発明は、上記の点を鑑みなされたもので、力率を先願発明と同様に高力率としながら、スイッチ素子として、より低い耐圧で、オン抵抗の小さいものを用いることのできる構成として、スイッチング電源としての効率を高くすることを目的としている。

[0004]

【課題を解決するための手段】本発明の主たる第1の発 明は、交流電源に接続された全波整流器と、該全波整流 器の出力端子間に接続された平滑コンデンサと、該平滑 35 コンデンサの端子間に接続された第1のスイッチ素子と 第2のスイッチ素子との直列回路および第3のスイッチ 素子と第4のスイッチ素子との直列回路と、前記第1の スイッチ素子、第2のスイッチ素子、第3のスイッチ素 子および第4のスイッチ素子にそれぞれ並列に接続され 40 たダイオードと、前記第1のスイッチ素子と第2のスイ ッチ素子の接続点と前記第3のスイッチ素子と第4のス イッチ素子の接続点との間に1次巻線が接続されたトラ ンスと、該トランスの2次巻線に接続されると共にその 出力側に負荷が接続される整流平滑回路と、該整流平滑 45 回路の出力電圧を検出して当該出力電圧が所定の電圧に なるように前記第1乃至第4のスイッチ素子を制御する 制御回路と、前記全波整流器と前記平滑コンデンサとの 間に接続されたインダクタと前記トランスの制御巻線と の直列回路とを備えたスイッチング電源である。

50 【0005】本発明の主たる第2の発明は、交流電源に

接続された全波整流器と、該全波整流器の出力端子間に 接続された第1の平滑コンデンサと第2の平滑コンデン ザとの直列回路と、該第1の平滑コンデンサと第2の平 滑コンデンサとの直列回路に並列に接続された第1のス イ-ッチ素子と第2のスイッチ素子との直列回路と、前記 第1のスイッチ素子および第2のスイッチ素子にそれぞ れ並列に接続されたダイオードと、前記第1の平滑コン デンサと第2の平滑コンデンサとの接続点と前記第1の スイッチ素子と第2のスイッチ素子との接続点との間に 1次巻線が接続されたトランスと、該トランスの2次巻 線に接続されると共にその出力側に負荷が接続される整 流平滑回路と、該整流平滑回路の出力電圧を検出して当 該出力電圧が所定の電圧になるように前記第1および第 2のスイッチ素子を制御する制御回路と、前記全波整流 器と前記平滑コンデンサとの間に接続されたインダクタ と前記トランスの制御巻線との直列回路とを備えたスイ ッチング電源である。

【0006】本発明の主たる第3の発明は、交流電源に 接続された全波整流器と、該全波整流器の出力端子間に 接続された平滑コンデンサと、該平滑コンデンサの端子 間に接続された第1のスイッチ素子と第2のスイッチ素 子との直列回路と、該第1のスイッチ素子および第2の スイッチ素子にそれぞれ並列に接続されたダイオード と、前記第1のスイッチ素子と第2のスイッチ素子との 接続点と前記平滑コンデンサの一方の端子との間に接続 されたトランスの1次巻線とコンデンサとの直列回路 と、該トランスの2次巻線に接続されると共にその出力 側に負荷が接続される整流平滑回路と、該整流平滑回路 の出力電圧を検出して当該出力電圧が所定の電圧になる ように前記第1および第2のスイッチ素子を制御する制 御回路と、前記全波整流器と前記平滑コンデンサとの間 に接続されたインダクタと前記トランスの制御巻線との 直列回路とを備えたスイッチング電源である。

【0007】本発明の主たる第4の発明は、交流電源に接続された全波整流器と、該全波整流器の出力端子間に接続された平滑コンデンサと、該平滑コンデンサの端子間に接続されたトランスの第1の1次巻線と第1のスケッチ素子との直列回路および前記トランスの第2の1次巻線と第2のスイッチ素子との直列回路と、前記トランスの2次巻線に接続されたダイオードと、前記トランスの2次巻線に接続されると共にその出力側に負荷が接続される整流平滑回路と、該整流平滑回路の出力電圧を検出して当該出力電圧が所定の電圧になるように前記第1および第2のスイッチ素子を制御する制御回路と、前記全波整流器と前記平滑コンデンサとの間に接続されたインダクタと前記トランスの制御巻線との直列回路とを備えたスイッチング電源である。

【0008】本発明の主たる第5の発明は、交流電源に接続された全波整流器と、該全波整流器の出力端子間に

接続された第1の平滑コンデンサと第2の平滑コンデン サとの直列回路と、 該第1の平滑コンデンサと第2の 平滑コンデンサとの直列回路に並列に接続された第1の スイッチ素子と第2のスイッチ素子との直列回路と、前 記第1のスイッチ素子および第2のスイッチ素子にそれ ぞれ並列に接続されたダイオードと、前記第1のスイッ チ素子と第2のスイッチ素子との接続点と前記平滑コン デンサの一方の端子との間に接続されたトランスの1次 巻線とコンデンサとの直列回路と、該トランスの2次巻 10 線に接続されると共にその出力側に負荷が接続される整 流平滑回路と、該整流平滑回路の出力電圧を検出して当 該出力電圧が所定の電圧になるように前記第1および第 2のスイッチ素子を制御する制御回路と、前記全波整流 器の一方の出力端子と前記第1の平滑コンデンサと第2 15 の平滑コンデンサとの直列回路の一方の端子間に接続さ れた第1のインダクタと前記トランスの第1の制御巻線 との直列回路と、前記全波整流器の他方の出力端子と前 記第1の平滑コンデンサと第2の平滑コンデンサとの直 列回路の他方の端子間に接続された第2のインダクタと 20 前記トランスの第2の制御巻線との直列回路と、前記交 流電源の一方の端子と前記第1の平滑コンデンサと第2 の平滑コンデンサとの接続点との間に接続されたスイッ チとを備えたスイッチング電源である。

[0009]

25 【実施例】図1は、本発明の第1の実施例である。この 実施例の構成は、商用交流電源10、ダイオード21, 22, 23, 24から構成された全波整流器20、平滑 コンデンサ30、インダクタ31、1次巻線41, 第1 の2次巻線42, 第2の2次巻線44および制御巻線4
30 5を有するトランス40、第1のスイッチ素子51、第2のスイッチ素子52、第3のスイッチ素子53、第4のスイッチ素子54、第1乃至第4のスイッチにそれぞれ並列接続されたダイオード55, 56, 57, 58、ダイオード61, 62、インダクタ63およびコンデン サ64から構成されている整流平滑回路60、負荷70、制御回路80よりなる。次に、この実施例の動作を説明する。

【0010】まず、トランス40の各巻線の巻数をそれぞれ1次巻線41がN1、第1の2次巻線42がN2-40 1、第2の2次巻線44がN2-2、制御巻線45がN4とし、図1の中でa点、b点の電位をそれぞれVa, Vbとする。ここで、N1=N4に設定すると、制御回路80によりスイッチ素子51と54がオンで、スイッチ素子52と53がオフの時、トランス40の1次巻線45には、平滑コンデンサ30の電圧、即ちVbが印加される。この時、トランス40の制御巻線45には、Vb×N4/N1なる電圧が発生するが、N1=N4と設定してあるため、これはVbに等しい電圧となる。従って、a点の電圧Vaは、平滑コンデンサ30の電圧Vb

50 からトランス 4 0 の制御巻線 4 5 の発生電圧 V<sub>b</sub> を差し

引くと、零ポルトになる。即ちスイッチ素子51と54がオンで、スイッチ素子52と53がオフの時にはa点の電位は常に零ポルトになる。

【0011】また、この時の回路の中の電流の流れは、第1に平滑コンデンサ30から第1のスイッチ素子51、トランス40の1次巻線41、第1の2次巻線42、整流回路60と負荷70を経由してトランス40の1次巻線41へもどり、第4のスイッチ素子54を流れ、これによって平滑コンデンサ30のエネルギを負荷70へ送っている。また、この時にはa点の電圧 $V_a$ は常に零ポルトになるので、インダク931には、入力電圧 $V_{in}$ (3)が印加され、インダク931のインダク9ンスを10、インダク101。を流れる電流を11、とし、スイッチ素子101と1024がオンしてからの時間を103とすると、

【数1】

$$I_{L-1} = \frac{V_{in}(3)}{L_{31}} t$$
 .....(1)

で決定される電流がインダクタ31を流れる。この電流は、まず、トランス40の制御巻線45を流れ、平滑コンデンサ30を通って、商用交流電源10と全波整流器20を通り、インダクタ31にもどる経過で流れ、この期間に商用交流電源10のエネルギがインダクタ31に蓄えられる。

【0012】次に、制御回路80により第1のスイッチ素子51と第4のスイッチ素子54をオフにすると、トランス40の励磁電流がトランス40の1次巻線41から第3のダイオード57、平滑コンデンサ30、第2のダイオード56を通って1次巻線41にもどる経過で流

$$I_{L-2} = \frac{V_{in}(3)}{I_{C31}} \cdot t_{1} - \frac{V_{b} \times \frac{N_{4}}{N_{1}} - V_{in}(3)}{L} \cdot t \quad \cdots \quad (2)$$

発生する。

で決定される電流が、インダクタ31からトランス40の制御巻線45を流れ、平滑コンデンサ30を通って商用交流電源10と、全波整流器20を通り、インダクタ31にもどる経路で流れ、この期間にインダクタ31に蓄えられたエネルギが平滑30に送られる。

【0014】次に、制御回路80により第2のスイッチ素子52と第3のスイッチ素子53とをオフにすると、トランス40の励磁電流がトランス40の1次巻線41から第1のダイオード55、平滑コンデンサ30、第4のダイオード58を通って1次巻線41にもどる経過で流れる。そこで、c点の電位は平滑コンデンサ30の正極側の電位とほぼ同じくなり、一方d点の電位は平滑コンデンサ30の負極側の電位とほぼ同じくなる。そのため、第2のスイッチ素子52と第3のスイッチ素子53に印加される電圧は、平滑コンデンサ30の端子間電圧 $V_b$ とほぼ同じくなる。また、この期間にトランス40

れる。そこで c 点の電位は平滑コンデンサ 3 0 の負極側の電位とほぼ同じくなり、一方 d 点の電位は平滑コンデンサ 3 0 の正極側の電位とほぼ同じくなる。そのため、第 1 のスイッチ素子 5 1 と第 4 のスイッチ素子 5 4 に印加される電圧は、平滑コンデンサ 3 0 の端子間電圧 $V_b$ とほぼ同じくなる。また、この期間にトランス 4 0 の1次巻線 4 1 には、 $-V_b$ の電圧が印加され、トランス 4 0 の制御巻線 4 5 には、 $-V_b$ ×N 4 / N 1 なる電圧が発生している。

10 【0013】次に、制御回路80により第1のスイッチ 素子51と第4のスイッチ素子54がオフのままで、第 2のスイッチ素子52と第3のスイッチ素子53とをオ ンさせると、トランス40の1次巻線41には引き続き - V<sub>b</sub>の電圧が印加され、トランス40の制御巻線45 15 には、 $-V_b \times N4/N1$ なる電圧が発生する。また、 この時の回路の中の電流の流れは、第1に平滑コンデン サ30から第3のスイッチ素子53、トランス40の1 次巻線41、第2の2次巻線44、整流平滑回路60 と、負荷を経由してトランス40の1次巻線41へもど 20 り、第2のスイッチ素子52を流れ、これによって平滑 コンデンサ30のエネルギが負荷70に送られる。ま た、このトランス40の1次巻線41に-V,の電圧が 印加され、トランス40の制御巻線45にも-V<sub>b</sub>×N 4/N1なる電圧が発生している。そのため、この期間 25 には、インダクタ31には入力電圧V<sub>in</sub>(3)との差の 電圧、即ちV<sub>in</sub>(3)-V<sub>b</sub>×N4/N1の電圧が印加 されて、インダクタ31を流れる電流は減少する。ま

35 の1次巻線41には、V<sub>b</sub>の電圧が印加され、トランス 40の制御巻線45には、V<sub>b</sub>×N4/N1なる電圧が

た、この時インダクタ31を流れる電流は、

【0015】以上のような動作を繰り返すと同時に制御回路80は、整流平滑回路60の出力電圧が所定の電圧40になるように、第1から第4のスイッチ素子51~54以降の回路で構成されるフルブリッヂ回路の、第1から第4のスイッチ素子51~54のオン・オフの期間を変えて制御する。図21は、本発明の図1に示した第1の実施例の動作タイミングを示す波形図である。同図

- 45 (a) は、第1のスイッチ素子51と第4のスイッチ素子54のオン・オフのタイミングを示し、 $T_2$ の期間だけオンしている。同図(b)は、第2のスイッチ素子52と第3のスイッチ素子53のオン・オフのタイミングを示し、 $T_4$ の期間だけオンしている。同図(c)は c
- 50 点の電位を示し、同図(d)はd点の電位を示し、同図

【数3】

となる。

【0016】そこで、V<sub>in</sub>(3)は、正弦波であるの で、上式より、インダクタ31の電流のピーク値I<sub>L</sub>(p erk)を結んだ線も正弦波となり、インダクタ31を流れ る電流は、図22(b)に示すようになり、その高周波 スイッチングの1周期における平均値 I、(ave) も、ほ ぼ正弦波となる。即ち、高周波で増減しているインダク タ31の電流に対して全波整流器20の直前か、又は直 後に高周波リプル除去用のローパスフィルタを使用する ことにより、商用入力電流波形を近似的に正弦波にする ことができ、力率を高くすることができる。以上のよう に、図1に示す第1の実施例では、本願発明者等による 先願発明の回路と同様に、力率の高い電源となっている が、スイッチ素子に印加される電圧は、先願発明の回路 では平滑コンデンサ30の約2倍の電圧が印加されるの に対して、本発明の図1に示した第1の実施例では平滑 コンデンサ30の電圧と同じ電圧だけ印加されるので、 スイッチ素子として、低耐圧でオン抵抗の低いものを用 いることができ、スイッチング電源としての効率を高く することができる。

【0017】図2は本発明の第2の実施例である。図2の構成が図1の実施例と異なる点は、図1の第3のスイッチ素子53と第3のダイオード57の代わりに、第1の平滑コンデンサ33を用い、第4のスイッチ素子54と第4のダイオード58の代わりに、第2の平滑コンデンサ34を用い、図1の平滑コンデンサ30は使用していない点である。図2の実施例の動作は図1の実施例の動作と大略同じであるが、第1のコンデンサ33と第2のコンデンサ34のキャパシタンス値が同じであると、図2の中のe点の電位は、b点の電位 $V_b$ の1/2に固定され、そのために、トランス40の1次巻線41の端

子間に印加される電圧が、図1の実施例の当該端子間の印加電圧の1/2になることである。そこで、トランス40の制御巻線45の巻数N4を、その1次巻線41の巻数N1の2倍に設定すれば、制御巻線45に発生する05 電圧は図1の実施例と同じくすることができる。

【0018】また、図1の平滑コンデンサ30の役割は、図2の第2の平滑コンデンサ33と、第2の平滑コンデンサ34の直列回路が果たしており、また、図1における第3のスイッチ素子53または第3のダイオード1057を流れる電流は、図2では第1の平滑コンデンサ33を流れ、図1での第4のスイッチ素子54または第4のダイオード58を流れる電流は、図2では第2の平滑コンデンサを流れる。以上のような動作を繰り返すと同時に、制御回路80は整流平滑回路60の出力電圧が所15定の電圧になるように、第1、第2のスイッチ素子51、52以降の回路で構成されるハーフブリッヂ回路の、第1、第2のスイッチ素子51、52のオン・オフ期間を変えて制御している。

【0019】このように、図2に示す第2の実施例は、20 図1に示す第1の実施例と同様に、力率の高い電源となっていると同時に、第1および第2のスイッチ素子51,52に印加される電圧が、第1の平滑コンデンサ33と、第2の平滑コンデンサ34の直列回路で構成される入力平滑回路の電圧V。と同じ電圧だけであるので、25スイッチ素子として、低耐圧でオン抵抗の低いものを用いることができ、スイッチング電源としての効率を高くすることができる。

【0020】図3は本発明の第3の実施例である。図3 の構成が、図2の実施例と異なる点は、図2の第1の平 30 滑コンデンサ33と、第2の平滑コンデンサ34の直列 回路の代わりに、平滑コンデンサ30が使用され、さら に、コンデンサ59がトランス40の1次巻線41と該 平滑コンデンサ30の間に接続されていることである。 この動作は図2の回路と基本動作は同じであり、異なる 35 のはトランス40のもれインダクタと、コンデンサ59 が直列接続のため、そこを流れる電流が共振電流とな り、正弦波形となるため、第1と第2のスイッチ素子5 1,52でのスイッチング損失が減るという効果があ る。その他の動作は図2の第2の実施例と同様に、力率 40 の高い電源となっていると同時に、スイッチ素子とし て、低耐圧で、オン抵抗の低いものを用いることができ るので、スイッチング電源としての効率を高くすること ができる。

【0021】図4は本発明の第4の実施例である。図4 45 の構成が、図2の実施例と異なる点は、図2の第1および第2の平滑コンデンサ33,34の直列回路の代りに 平滑コンデンサ30が使用され、さらに、トランス40 の1次巻線を第1の1次巻線41と第2の1次巻線46 とし、第1の1次巻線41と第1のスイッチ素子51の 直列回路と、第2の1次巻線と第2のスイッチ素子52 の直列回路をそれぞれ平滑コンデンサ30の両端子間に接続したものである。図4の実施例の動作は、図2の第2の実施例の動作と大略同じであるが、異なる点は、第2の実施例では、第1のスイッチ素子51又は第2のスイッチ素子52がオンする時に第1のコンデンサ33と、第2の平滑コンデンサ34の直列接続で構成される平滑コンデンサの電圧V。の1/2の電圧がトランス40の1次巻線41に印加されるのに対して、図4の第4の実施例では第1のスイッチ素子51または第2のスイッチ素子52がオンする時に、トランス40の第1の1次巻線41、または第2の1次巻線46には平滑コンデンサ30の電圧V。がそのまま印加されることである。

【0022】以上のような動作を繰り返すと同時に、制 御回路80は整流平滑回路60の出力電圧が所定の電圧 になるように、第1, 第2のスイッチ素子51, 52以 降の回路で構成されるプッシュプル回路の、第1, 第2 のスイッチ素子51,52のオン・オフの期間を変えて 制御している。おな、図4の第4の実施例においては、 第1の1次巻線41の巻数N1-1と第2の1次巻線4 6の巻数N2-2とを同じくし、制御巻線45の巻数N 4を第1および第2の1次巻線の巻数と同じくすれば、 制御巻線45に発生する電圧は、図2の実施例と同じに なる。従って、図4に示す第4の実施例も、図2の実施 例と同様に力率の高い電源となっていると同時に、第1 および第2のスイッチ素子51,52に印加される電圧 が、平滑コンデンサ30の電圧V、と同じ電圧だけであ るので、スイッチ素子として低耐圧でオン抵抗の低いも のを用いることができるので、スイッチング電源として の効率を高くすることができる。

【0023】図5は本発明の第5の実施例である。図5の構成が、図3の実施例と異なるのは、図3では平滑コンデンサ30を使用しているのに対し、図5では、第1の平滑コンデンサ35と、第2の平滑コンデンサ36の直列回路を使用しており、さらに、第1の平滑コンデンサ35と第2のコンデンサ36の接続点と交流電源10との間に、スイッチ37を接続しており、また、図3では全波整流器20と平滑コンデンサ30の間に、インダクタ31とトランス40の制御巻線45が接続されているのに対し、図5では、全波整流器20と第1の平滑コンデンサ35との間に第1のインダクタ31とトランス40の第1の制御巻線45の直列回路が接続され、全波整流器20と第2の平滑コンデンサ36の間に、第2のインダクタ38とトランス40の第2の制御巻線47が接続されている点である。

【0024】図5の動作は大略、図3の動作と同じであるが、異なる点は、図5では、交流電源10の実効電圧が高い時にはスイッチ37をオフさせ、低い時にはオンさせて使用することである。このようにすると、まず、交流電源10の実効電圧が高くて、スイッチ37がオフの時には、図5の第1のインダクタ31と第2のインダ

クタ38のインダクタンスをそれぞれ図3のインダクタ31の1/2に設定し、また、トランス40の第1の制御巻線45と第2の制御巻線47の巻数をそれぞれ図3の制御巻線45の1/2に設定しておくと、図5の第1の制御巻線45の1/2に設定しておくと、図5の第1の十つダクタ31と第2の十つダクタ38、およびトランス40の第1の制御巻線45と第2の制御巻線47は、図3のインダクタ31と、制御巻線45がそれぞれ全波整流器20と平滑コンデンサ30との間で、上下に分散された形となるが、回路動作は同じである。

10 【0025】一方、交流電源10の実効電圧が低く、スイッチ37をオンさせた時の動作は交流電源10の極性が図5に示す期間には、交流電源10から全波整流器20のダイオード21、第1のインダクタ31、第1の制御巻線45、第1の平滑コンデンサ35、スイッチ37を通って交流電源10にもどる第1の経路ができる。また、交流電源10の極性が図5に示す極性と逆の期間には、交流電源10からスイッチ37、第2の平滑コンデンサ36、第2の制御巻線47、第2のインダクタ38、全波整流器20のダイオード22を通って交流電源10にもどる第2の経路ができる。これらの第1の経路と第2の経路は、図3において、交流電源10から全波整流器20、インダクタ31、制御巻線45、平滑コンデンサ30から交流電源10へもどる経路と同じ動作をする。

25 【0026】そこで、交流電源10の実効電圧が低い時に、スイッチ37をオンさせると、スイッチ37をオフさせておいた時に第1の平滑コンデンサ35と、第2の平滑コンデンサ36の直列回路の端子間に発生する電圧と大略同様の電圧を、第1の平滑コンデンサ35と、第302の平滑コンデンサ36のそれぞれの端子間に発生させることができ、その結果、交流電源10の実効電圧が低い時にも、第1の平滑コンデンサ35と、第2の平滑コンデンサ36の直列回路の端子間電圧を大略2倍に大きくすることができる。

35 【0027】そのため、一般に入力電圧の低い時には、平滑コンデンサの電圧も低くなり、同じ電力をとるためには、大電流を必要とするが、図5の実施例は図3の実施例と比較して、入力電源10の電圧の低い時にも、平滑コンデンサ35,36の電圧を高く維持しているので、大電流が流れないという特徴をもっている。一方、図5の第5の実施例のDC/DCコンバータ部の構成は、図3の第3の実施例のものと同じであるので、図3の第3の実施例と同様に、力率の高い電源である。また、それと同時に、第1のスイッチ素子51と第2のスイッチ素子52に印加される電圧は、第1の平滑コンデンサ35と第2の平滑コンデンサ36の直列回路の端子間電圧と同じ電圧であるので、スイッチ素子として低耐圧でオン抵抗の低いものを用いることができる。イッチング電源としての効率を高くすることができる。

0 【0028】図6は本発明の第6の実施例である。この

実施例は、図1に示した実施例と基本回路構成を同じく するもので、図1の構成と異なる図6の構成は、制御巻 線45と直列にコンデンサ91を接続し、さらに制御巻 線45とコンデンサ91の直列回路と並列にダイオード 9.2 を接続している点である。図6の実施例の動作は、 第1のスイッチ素子51と第4のスイッチ素子54がオ ンで、第2のスイッチ素子52と第3のスイッチ素子5 3がオフの場合、インダクタ31の電流はコンデンサ9 1を介してトランス40の制御巻線45と平滑コンデン サ30を通って流れるので、コンデンサ91がその電流 によって充電され、その電圧が平滑コンデンサ30の電 圧よりも高くなると、インダクタ31の電流はダイオー ド72を通って、平滑コンデンサ30に流れ込む。即 ち、第1のスイッチ素子51と第4のスイッチ素子54 がオンしているにもかかわらず、インダクタ31の昇圧 時間が短くなり、これは、入力電圧V<sub>in</sub>(3)が高いほ ど昇圧時間は短くなる。

【0029】また、第1のスイッチ素子51と第4のス イッチ素子54がオフし、第2のスイッチ素子52と第 3のスイッチ素子53がオンする期間には、インダクタ・ 31の電流は、ダイオード92を介して平滑コンデンサ 30に流れ込み、また同時にトランス40の制御巻線4 5によってコンデンサ91は逆方向に充電され、電圧が 下がる。即ち、図6の構成では、インダクタ31の昇圧 時間は、入力電圧 $V_{in}$ (3)が高いほど短くなるため、 インダクタ31の電流が、第1から第4のスイッチ素子 51~54がオン・オフ動作をしている一周期で、零ア ンペアに戻らないところのインダクタ31の電流連続モ ードであっても、入力電流 I in (3) が、概ね正弦波に 対応した波形となり、力率を高くすることができる。ま た、図6の構成は図1の実施例と同様に、第1~第4の スイッチ素子51~54に印加される電圧は平滑コンデ ンサ30の電圧と同じであるので、スイッチ素子として 低耐圧で、オン抵抗の低いものを用いることができ、ス イッチング電源としての効率を高くすることができる。 【0030】図7は本発明の第7の実施例である。この 実施例は、図2に示した実施例と基本回路構成を同じく するもので、図2の構成と異なる図7の構成は、制御巻 線45と直列にコンデンサ91を接続し、さらに制御巻 線45とコンデンサ91の直列回路と並列にダイオード 92を接続している点である。この図7におけるコンデ ンサ91とダイオード92を付加した回路の動作は、図 6におけるコンデンサ91とダイオード92の動作と同 じであり、インダクタ31の電流が連続モードとなり、 入力電流 I<sub>in</sub>(3) が概ね正弦波に対応した波形とな り、力率を高くすることができる。また、図7の構成は 図2の実施例と同様に第1および第2のスイッチ素子5 1,52に印加される電圧は、第1の平滑コンデンサ3 3と第2の平滑コンデンサ34の直列接続された平滑コ ンデンサの電圧と同じであるので、スイッチ素子として

低耐圧で、オン抵抗の低いものを用いることができ、ス イッチング電源としての効率を高くすることができる。 【0031】図8は本発明の第8の実施例である。この 実施例は、図3に示した実施例と基本回路構成を同じく 05 するもので、図3の構成と異なる図8の構成は、制御巻 線45と直列にコンデンサ91を接続し、さらに制御巻 線45とコンデンサ91の直列回路と並列にダイオード 92を接続している点である。この図8におけるコンデ ンサ91とダイオード92を付加した回路の動作は、図 10 6におけるコンデンサ91とダイオード92の動作と同 じであり、インダクタ31の電流が連続モードとなり、 入力電流 I in (3) が概ね正弦波に対応した波形とな り、力率を高くすることができる。また、図8の構成は 図3の実施例と同様に第1および第2のスイッチ素子5 15 1,52に印加される電圧は、平滑コンデンサ30の電 圧と同じであるので、スイッチ素子として低耐圧で、オ ン抵抗の低いものを用いることができ、スイッチング電 源としての効率を高くすることができる。

【0032】図9は本発明の第9の実施例である。この

20 実施例は、図4に示した実施例と基本回路構成を同じくするもので、図4の構成と異なる図9の構成は、制御巻線45と直列にコンデンサ91を接続し、さらに制御巻線45とコンデンサ91の直列回路と並列にダイオード92を接続している点である。この図9におけるコンデンサ91とダイオード92の動作と同じであり、インダクタ31の電流が連続モードとなり、入力電流Iin(3)が概ね正弦波に対応した波形となり、力率を高くすることができる。また、図9の構成は30 図4の実施例と同様に第1および第2のスイッチ素子51,52に印加される電圧は、平滑コンデンサ30の電圧と同じであるので、スイッチ素子として低耐圧で、オン抵抗の低いものを用いることができ、スイッチング電源としての効率を高くすることができる。

35 【0033】図10は本発明の第10の実施例である。この実施例は、図5に示した実施例と基本回路構成を同じくするもので、図5の構成と異なる図10の構成は、第1の制御巻線45と直列に第2のコンデンサ91を接続し、第1の制御巻線45と第2のコンデンサ91の直列回路と並列に第3のダイオード92を接続し、また第2の制御巻線47と直列に第3のコンデンサ93の直列回路と並列に第4のダイオード94を接続している点である。

45 【0034】図10における第2のコンデンサ91と第 3のダイオード92、および第3のコンデンサ93と第 4のダイオード94を付加した回路の動作は、図6にお けるコンデンサ91とダイオード92の動作と同じであ り、第10のインダク931と第20のインダク938の電 50 流が連続モードとなり、入力電流 $I_{in}$ (3)が概ね正弦

波に対応した波形となり、力率を高くすることができる。また、図10の構成は、図5の実施例と同様に第1のスイッチ素子51と第2のスイッチ素子52に印加される電圧が、第1の平滑コンデンサ35と第2の平滑コンデンサ36の直列回路の端子間電圧と同じであるので、スイッチ素子として低耐圧で、オン抵抗の低いものを用いることができ、スイッチング電源としての効率を高くすることができる。

【0035】図11は本発明の第11の実施例である。 この実施例は、図1に示した実施例と基本回路構成を同 じくするもので、図1の構成と異なる図11の構成は、 第1のスイッチ素子51と並列に第1のコンデンサ95 を接続し、第2のスイッチ素子52と並列に第2のコン デンサ96を接続し、第3のスイッチ素子53と並列に 第3のコンデンサ97を接続し、第4のスイッチ素子5 4と並列に第4のコンデンサ98を接続している点であ る。このような構成にすることにより、第1から第4の コンデンサ95~98は、それぞれトランス40のもれ インダクタンスと直列共振回路を構成し、それぞれのコ ンデンサ95~98はそれが並列に接続されているスイ ッチ素子51~54のオフの期間にそのスイッチ素子の 端子間電圧を共振によって、零ポルトまで下げることが できる。そこで、それぞれのスイッチ素子51~54の 端子間電圧が零ポルトまで下がってから、そのスイッチ 素子51~54をオンさせるようにすると、そのスイッ チ素子のターン・オン時のスイッチング損失を減らすこ とができ、スイッチング電源としての効率を上げること ができる。また、図11のその他の構成部分は、図1の 構成と同じであるので、前記の効果の他に図1の実施例 と同じ効果を得ることができる。即ち、図11の構成は 図1の実施例と同様に、力率の高いスイッチング電源で あると同時に、スイッチ素子51~54に印加される電 圧が平滑コンデンサ30の電圧と同じであるので、スイ ッチ素子として低耐圧でオン抵抗の低いものを用いるこ とができ、スイッチング電源としての効率を高くするこ とができる。

【0036】図12は本発明の第12の実施例である。この実施例は、図2に示した実施例と基本回路構成を同じくするもので、図2の構成と異なる図12の構成は、第1のスイッチ素子51と並列に第1のコンデンサ95を接続し、第2のスイッチ素子52と並列に第2のコンデンサ96を接続している点である。このような構成にすることにより、第1と第2のコンデンサ95,96は、それぞれトランス40のもれインダクタンスと直列共振回路を構成し、それぞれのコンデンサ95,96はそれが並列に接続されているスイッチ素子51,52のオフの期間にそのスイッチ素子の端子間電圧を共振によって、零ポルトまで下げることができる。そこで、それぞれのスイッチ素子51,52の端子間電圧が零ポルトまで下がってから、そのスイッチ素子51,52をオン

させるようにすると、そのスイッチ素子のターン・オン時のスイッチング損失を減らすことができ、スイッチング電源としての効率を上げることができる。また、図12のその他の構成部分は、図2の構成と同じであるので、前記の効果の他に図2の実施例と同じ効果を得ることができる。即ち、図12の構成は図2の実施例と同様に、力率の高いスイッチング電源であると同時に、スイッチ素子51、52に印加される電圧が、第1の平滑コンデンサ33と第2の平滑コンデンサ34の直列回路で10構成される平滑コンデンサの端子間電圧と同じであるので、スイッチ素子として低耐圧でオン抵抗の低いものを用いることができ、スイッチング電源としての効率を高くすることができる。

【0037】図13は本発明の第13の実施例である。 15 この実施例は、図3に示した実施例と基本回路構成を同 じくするもので、図3の構成と異なる図13の構成は、 第1のスイッチ素子51と並列に第1のコンデンサ95 を接続し、第2のスイッチ素子52と並列に第2のコン デンサ96を接続している点である。このような構成に 20 することにより、第1と第2のコンデンサ95,96 は、それぞれトランス40のもれインダクタンスと直列 共振回路を構成し、それぞれのコンデンサ95、96は それが並列に接続されているスイッチ素子51,52の オフの期間にそのスイッチ素子の端子間電圧を共振によ 25 って、零ポルトまで下げることができる。そこで、それ ぞれのスイッチ素子51、52の端子間電圧が零ポルト まで下がってから、そのスイッチ素子51、52をオン させるようにすると、そのスイッチ素子のターン・オン 時のスイッチング損失を減らすことができ、スイッチン 30 グ電源としての効率を上げることができる。また、図1 3のその他の構成部分は、図3の構成と同じであるの で、前記の効果の他に図3の実施例と同じ効果を得るこ とができる。即ち、図13の構成は図3の実施例と同様 に、力率の高いスイッチング電源であると同時に、スイ ッチ素子51,52に印加される電圧が、平滑コンデン サ30の端子間電圧と同じであるので、スイッチ素子と して低耐圧でオン抵抗の低いものを用いることができ、 スイッチング電源としての効率を高くすることができ る。

40 【0038】図14は本発明の第14の実施例である。この実施例は、図4に示した実施例と基本回路構成を同じくするもので、図4の構成と異なる図14の構成は、第1のスイッチ素子51と並列に第1のコンデンサ95を接続し、第2のスイッチ素子52と並列に第2のコンデンサ96を接続している点である。このような構成にすることにより、第1と第2のコンデンサ95,96は、それぞれトランス40のもれインダクタンスと直列共振回路を構成し、それぞれのコンデンサ95,96はそれが並列に接続されているスイッチ素子51,52のオフの期間にそのスイッチ素子の端子間電圧を共振によ

って、零ポルトまで下げることができる。そこで、それぞれのスイッチ素子51,52の端子間電圧が零ポルトまで下がってから、そのスイッチ素子をオンさせるようにすると、そのスイッチ素子51,52のターン・オン時のスイッチング損失を減らすことができ、スイッチング電源としての効率を上げることができる。また、図14のその他の構成部分は、図4の構成と同じであるので、前記の効果の他に図4の実施例と同じ効果を得ることができる。即ち、図14の構成は図4の実施例と同様に、力率の高いスイッチング電源であると同時に、スイッチ素子51,52に印加される電圧が、平滑コンテナカ30の端子間電圧と同じであるので、スイッチ素子として低耐圧でオン抵抗の低いものを用いることができ、スイッチング電源としての効率を高くすることができる。

【0039】図15は本発明の第15の実施例である。 この実施例は、図5に示した実施例と基本回路構成を同 じくするもので、図5の構成と異なる図15の構成は、 第1のスイッチ素子51と並列に第1のコンデンサ95 を接続し、第2のスイッチ素子52と並列に第2のコン デンサ96を接続している点である。このような構成に することにより、第1と第2のコンデンサ95、96 は、それぞれトランス40のもれインダクタンスと直列 共振回路を構成し、それぞれのコンデンサ95,96は それが並列に接続されているスイッチ素子51,52の オフの期間にそのスイッチ素子の端子間電圧を共振によ って、零ポルトまで下げることができる。そこで、それ ぞれのスイッチ素子51,52の端子間電圧が零ポルト まで下がってから、そのスイッチ素子51,52をオン させるようにすると、そのスイッチ素子のターン・オン 時のスイッチング損失を減らすことができ、スイッチン グ電源としての効率を上げることができる。また、図1 5のその他の構成部分は、図5の構成と同じであるの で、前記の効果の他に図5の実施例と同じ効果を得るこ とができる。即ち、図15の構成は図5の実施例と同様 に、力率の高いスイッチング電源であると同時に、スイ ッチ素子51,52に印加される電圧が、第1の平滑コ ンデンサ35と第2の平滑コンデンサ36の直列回路で 構成される平滑コンデンサの端子間電圧と同じであるの で、スイッチ素子として低耐圧でオン抵抗の低いものを 用いることができ、スイッチング電源としての効率を高 くすることができる。

【0040】図16は本発明の第16の実施例である。この実施例は、図6に示した実施例と基本回路構成を同じくするもので、図6の構成と異なる図16の構成は、第1のスイッチ素子51と並列に第1のコンデンサ95を接続し、第2のスイッチ素子52と並列に第2のコンデンサ96を接続し、第3のスイッチ素子53と並列に第3のコンデンサ97を接続し、第4のスイッチ素子54と並列に第4のコンデンサ98を接続している点であ

る。このような構成にすることにより、第1から第4の コンデンサ95~98は、それぞれトランス40のもれ インダクタンスと直列共振回路を構成し、それぞれのコ ンデンサ95~98はそれが並列に接続されているスイ ッチ素子51~54のオフの期間にそのスイッチ素子の 05 端子間電圧を共振によって、零ポルトまで下げることが できる。そこで、それぞれのスイッチ素子51~54の 端子間電圧が零ポルトまで下がってから、そのスイッチ 素子51~54をオンさせるようにすると、そのスイッ 10 チ素子のターン・オン時のスイッチング損失を減らすこ とができ、スイッチング電源としての効率を上げること ができる。また、図16のその他の構成部分は、図6の 構成と同じであるので、前記の効果の他に図6の実施例 と同じ効果を得ることができる。即ち、図16の構成は 15 図6の実施例と同様に、力率の高いスイッチング電源で あると同時に、スイッチ素子51~54に印加される電 圧が、平滑コンデンサ30の端子間電圧と同じであるの で、スイッチ素子として低耐圧でオン抵抗の低いものを 用いることができ、スイッチング電源としての効率を高 20 くすることができる。

【0041】図17は本発明の第17の実施例である。 この実施例は、図7に示した実施例と基本回路構成を同 じくするもので、図7の構成と異なる図17の構成は、 第1のスイッチ素子51と並列に第1のコンデンサ95 25 を接続し、第2のスイッチ素子52と並列に第2のコン デンサ96を接続している点である。このような構成に することにより、第1と第2のコンデンサ95,96 は、それぞれトランス40のもれインダクタンスと直列 共振回路を構成し、それぞれのコンデンサ95,96は 30 それが並列に接続されているスイッチ素子51,52の オフの期間にそのスイッチ素子の端子間電圧を共振によ って、零ポルトまで下げることができる。そこで、それ ぞれのスイッチ素子51、52の端子間電圧が零ポルト まで下がってから、そのスイッチ素子51,52をオン させるようにすると、そのスイッチ素子のターン・オン 時のスイッチング損失を減らすことができ、スイッチン グ電源としての効率を上げることができる。また、図1 7のその他の構成部分は、図7の構成と同じであるの で、前記の効果の他に図7の実施例と同じ効果を得るこ 40 とができる。即ち、図17の構成は図7の実施例と同様 に、力率の高いスイッチング電源であると同時に、スイ ッチ素子51,52に印加される電圧が、第1の平滑コ ンデンサ33と第2の平滑コンデンサ34の直列回路で 構成される平滑コンデンサの端子間電圧と同じであるの 45 で、スイッチ素子として低耐圧でオン抵抗の低いものを 用いることができ、スイッチング電源としての効率を高 くすることができる。

【0042】図18は本発明の第18の実施例である。 この実施例は、図8に示した実施例と基本回路構成を同 50 じくするもので、図8の構成と異なる図18の構成は、

第1のスイッチ素子51と並列に第1のコンデンサ95 を接続し、第2のスイッチ素子52と並列に第2のコン デンサ96を接続している点である。このような構成に することにより、第1と第2のコンデンサ95,96 は、それぞれトランス40のもれインダクタンスと直列 共振回路を構成し、それぞれのコンデンサ95,96は それが並列に接続されているスイッチ素子51,52の オフの期間にそのスイッチ素子の端子間電圧を共振によ って、零ポルトまで下げることができる。そこで、それ ぞれのスイッチ素子51、52の端子間電圧が零ポルト まで下がってから、そのスイッチ素子51、52をオン させるようにすると、そのスイッチ素子のターン・オン 時のスイッチング損失を減らすことができ、スイッチン グ電源としての効率を上げることができる。また、図1 8のその他の構成部分は、図8の構成と同じであるの で、前記の効果の他に図8の実施例と同じ効果を得るこ とができる。即ち、図18の構成は図8の実施例と同様 に、力率の高いスイッチング電源であると同時に、スイ ッチ素子51,52に印加される電圧が、平滑コンデン サ30の端子間電圧と同じであるので、スイッチ素子と して低耐圧でオン抵抗の低いものを用いることができ、 スイッチング電源としての効率を高くすることができ る。

【0043】図19は本発明の第19の実施例である。 この実施例は、図9に示した実施例と基本回路構成を同 じくするもので、図9の構成と異なる図19の構成は、 第1のスイッチ素子51と並列に第1のコンデンサ95 を接続し、第2のスイッチ素子52と並列に第2のコン デンサ96を接続している点である。このような構成に することにより、第1と第2のコンデンサ95、96 は、それぞれトランス40のもれインダクタンスと直列 共振回路を構成し、それぞれのコンデンサ95,96は それが並列に接続されているスイッチ素子51,52の オフの期間にそのスイッチ素子の端子間電圧を共振によ って、零ポルトまで下げることができる。そこで、それ ぞれのスイッチ素子51,52の端子間電圧が零ポルト まで下がってから、そのスイッチ素子51、52をオン させるようにすると、そのスイッチ素子のターン・オン 時のスイッチング損失を減らすことができ、スイッチン グ電源としての効率を上げることができる。また、図1 9のその他の構成部分は、図9の構成と同じであるの で、前記の効果の他に図9の実施例と同じ効果を得るこ とができる。即ち、図19の構成は図9の実施例と同様 に、力率の高いスイッチング電源であると同時に、スイ ッチ素子51,52に印加される電圧が、平滑コンデン サ30の端子間電圧と同じであるので、スイッチ素子と して低耐圧でオン抵抗の低いものを用いることができ、 スイッチング電源としての効率を高くすることができ る。

【0044】図20は本発明の第20の実施例である。

この実施例は、図10に示した実施例と基本回路構成を 同じくするもので、図10の構成と異なる図20構成 は、第1のスイッチ素子51と並列に第1のコンデンサ 95を接続し、第2のスイッチ素子52と並列に第2の 05 コンデンサ96を接続している点である。このような構 成にすることにより、第1と第2のコンデンサ95,9 6は、それぞれトランス40のもれインダクタンスと直 列共振回路を構成し、それぞれのコンデンサ95.96 はそれが並列に接続されているスイッチ素子51,52 10 のオフの期間にそのスイッチ素子の端子間電圧を共振に よって、零ボルトまで下げることができる。そこで、そ れぞれのスイッチ素子51,52の端子間電圧が零ポル トまで下がってから、そのスイッチ素子51,52をオ ンさせるようにすると、そのスイッチ素子のターン・オ 15 ン時のスイッチング損失を減らすことができ、スイッチ ング電源としての効率を上げることができる。

【0045】また、図20のその他の構成部分は、図10の構成と同じであるので、前記の効果の他に図10の実施例と同じ効果を得ることができる。即ち、図20の 構成は図10の実施例と同様に、力率の高いスイッチング電源であると同時に、スイッチ素子51、52に印加される電圧が、第1の平滑コンデンサ33と第2の平滑コンデンサ34の直列回路で構成される平滑コンデンサの端子間電圧と同じであるので、スイッチ素子として低25 耐圧でオン抵抗の低いものを用いることができる。

#### [0046]

【発明の効果】以上のように、本発明によれば、従来の交流入力スイッチング電源に対し、本願発明者等が以前 10 に発明した先願発明(特願平5-177379号)の回路と同様に力率を高くすることができ、さらにこの先願発明の回路ではスイッチ素子に印加される電圧が、平滑コンデンサの約2倍であるのに対して、本発明の回路ではスイッチ素子に印加される電圧が平滑コンデンサの電 15 圧と同じ電圧であるので、スイッチ素子として、低耐圧でオン抵抗のものを使用することができ、その結果、スイッチ素子での電力損失が減って、スイッチング電源の高効率化を図ることができる。

### 【図面の簡単な説明】

- 40 【図1】本発明の第1の実施例の回路図である。
  - 【図2】本発明の第2の実施例の回路図である。
  - 【図3】本発明の第3の実施例の回路図である。
  - 【図4】本発明の第4の実施例の回路図である。
  - 【図5】本発明の第5の実施例の回路図である。
- 45 【図6】本発明の第6の実施例の回路図である。
  - 【図7】本発明の第7の実施例の回路図である。
  - 【図8】本発明の第8の実施例の回路図である。
  - 【図9】本発明の第9の実施例の回路図である。
  - 【図10】本発明の第10の実施例の回路図である。
- 50 【図11】本発明の第11の実施例の回路図である。

【図12】本発明の第12の実施例の回路図である。

【図13】本発明の第13の実施例の回路図である。

【図14】本発明の第14の実施例の回路図である。

【図15】本発明の第15の実施例の回路図である。

【図16】本発明の第16の実施例の回路図である。

【図17】本発明の第17の実施例の回路図である。

【図18】本発明の第18の実施例の回路図である。

【図19】本発明の第19の実施例の回路図である。

【図20】本発明の第20の実施例の回路図である。

【図21】本発明の第1の実施例の動作タイミングを示す波形図である。

【図22】本発明の第1の実施例の動作波形図である。

【図23】従来の交流入力スイッチング電源の回路図である。

【図24】従来の交流入力スイッチング電源の入力電圧 電流の波形図である。

【図25】本願発明者等の発明に係る先願発明の回路図である。

【図26】本願発明者等の発明に係る先願発明の動作波

形図である。

【符号の説明】

10 商用電源

20 全波整流器

05  $21 \sim 24$ , 32,  $55 \sim 58$ , 61, 62, 92, 9

4 ダイオード

30, 35, 36, 64 平滑コンデンサ

31,63 インダクタ

37 スイッチ

10 40 トランス

41,46 トランスの1次巻線

42, 44 トランスの2次巻線

43 トランスの3次巻線

45, 46, 47 制御巻線

15 50~54 スイッチ素子


59, 91, 93, 95~98 コンデンサ

60 整流平滑回路


70 負荷

80 制御回路


## 【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




[図9]




[図10]




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】




【図23】









【図26】

